主要特点
频率覆盖70 MHz - 6 GHz
高达56MHz信号带宽
2x2 MIMO收发器
收发链路都有预选滤波器组
双核ARM Cortex A9 – 886 MHz处理器,Xilinx Zynq 7020 SoC FPGA
1GB DDR3 RAM for ARM CPUs,512 MB DDR3 RAM for FPGA Logic
从FPGA到ARM处理器的采样率最高支持10MS/s
支持使用PPS时钟参考同步
集成全球定位GPS系统接收器
内置9轴惯性测量单元
1 Gb以太网接口和USB接口
尺寸:133 x 68.2 x 26.4 mm 重量:357 g
内置OpenEmbedded操作系统
支持开源UHD3.8.0或者更新版本的驱动以及API接口
支持RFNoC的FPGA开发框架
支持GNU Radio
前面板的音频接口已经取消
相关参数
参数类别 | 数值 | 单位 |
| 参数类别 | 数值 | 单位 |
输入\输出 | 射频性能参数 |
直流电压输入 | 5-15 | V | 频率范围 | 70-6000 | MHz |
功率消耗 | 2-6 | W | 输出功率 | >10 | dBm |
转换模块参数 | 输入三阶截取点 | -20 | dBm |
ADC采样速率(最大) | 61.44 | MS/s | 噪声系数 | <8 | dB |
ADC分辨率 | 12 | bits | 物理特性 |
|
|
DAC采样速率 | 61.44 | MS/s | 尺寸 | 133 x 68 x 26.4 | cm |
DAC分辨率 | 12 | bits | 重量 | 375 | g |
本振精度 | 2.0 | ppm | 工作温度范围 | 0 ~ 45 | °C |
系统结构图
性能描述
射频前端的AD9361收发器提供高达56 MHz的瞬时带宽和从70 MHz–6 GHz多频段频率,并且能够支持 2X2 MIMO。在发射链路和接收链路射频前端的预选滤波器组提高了频率选择性。
基带处理器采用的是Xilinx公司的zynq 7020 FPGA芯片,该FPGA芯片内嵌ARM双核CPU。USRP E312集成了丰富的外设,如可用于定位和时间同步的GPS接收器,可用于扩展存储空间和其他I/O设备的双USB主机端口。使用现成的设备,用户可以快速的进行原型设计和开发嵌入式应用程序。
USRP嵌入式系列采用openembedded框架定制的Linux发行版来满足应用程序的特定需求。默认的操作系统预装了UHD软件和第三方开发工具如GNU Radio。E312支持RFNoC技术,该RFNoC FPGA开发框架能够满足用户的计算的实时性和宽带信号处理的要求。
操作系统和开发框架
操作系统 | OpenEmbedded Linux (预装) |
软件开发框架 | UHD (预装) GNU Radio (预装, uhd 3.15.0后的镜像不再预装) Xilinx ISE Design Suite |
滤波器组
USRP E310包含Rx和Tx预选滤波器组。预选滤波器组可以依据用户设定的工作频率自动设置。RX滤波器降低带外信号干扰,而TX滤波器抑制谐波。
产品图片鉴赏:
USRP E310套件全部组件:
USRP E310前侧面:
USRP E310后侧面:
USRP E310前面板:
USRP E310后面板:
USRP N210与E310尺寸比较: