30 MHz至4 GHz,1.6GHz带宽,基于GPS的OCXO,USRP软件无线电设备
Ettus USRP X440是一款USRP软件无线电(SDR)设备,可帮助您集成硬件和软件,对高性能、多通道、宽带信号生成和分析系统进行原型验证。该SDR具有8个Tx和8个RX通道,采用直接采样收发器架构。它还具有带有可编程FPGA的Xilinx Zyng Ultrascale+ RFSoC,支持开源UHD和RFNOC工具流程,用于集成外部上变频和下变频、滤波和放大前端。凭借这些功能,EttusUSRP x440具有适用于雷达、电子战、卫星通信和毫米波开发和原型验证等应用的IF和处理性能。此外Ettus USRP X440包含一个基于GPS的10 MHz恒温晶体振荡器(OCXO)参考时钟,可提高频率精度和同步性。
产品编号:788670-01
概述
Ettus USRP X440 具有8个发射通道和8个接收通道,采用射频直采收发器架构,中频频率范围为30M~4GHz,最大瞬时带宽可达1.6GHz。内置Xilinx Zynq Ultrascale+ RFSoC FPGA,支持开源的UHD和RFNoC。可以和外部的上下变频器、滤波器、前置放大器搭配使用。此外,Ettus USRP X440还内置一个GPS驯服的10MHz恒温晶振(OCXO),可提高频率精度和同步性。
Ettus USRP X440 是目前已发布的带宽最宽的 USRP 软件 无线 电 设备。它在架构上与大多数 USRP 不同,它采用直接采样架构,外部前端通过巴伦耦合到板载 Xilinx Zynq RFSoC 上的 ADC 和 DAC。这使得它非常适合用作中频收发器,连接到外部前端,用于卫星通信 (SATCOM) 原型设计、SATCOM 地面站部署以及毫米波或 sub-THz 6G 研究等应用。USRP X440 具有高通道密度 - 每个器件 8 个 Tx 和 8 Rx 通道 - 通过共享采样时钟实现跨通道的相位相干性。因此,它是测向、雷达研究和原型设计等应用的理想选择。
母板框架图

Ettus USRP X440在主板上有三个处理器:RFSoC、SCU和用于控制的CPLD。
RFSoC完成大部分工作。它包含可编程逻辑(PL),APU(ARM quad-core Cortex A53 CPU,运行嵌入式Linux系统)和RPU处理器(ARM Cortex-R5F real-time处理器),连接到数据端口(RJ45,QSFP28),还包括通过连接器暴露在子板上的ADC和DAC。RFSoC的FPGA配置可在源代码存储库的fpga/usrp3/top/x400下找到。OpenEmbedded Linux 配置可以在单独的存储库中找到。
SCU 是运行裸机控制堆栈的微控制器。它控制电源排序、风扇速度,将各种外围设备和传感器连接到 Linux 内核,并执行其他低级任务。它可以通过串行控制台直接从后面板访问。如果设备未响应其他输入,这可能是一个有用的调试工具,可用于重启和重新启动 USRP。它使用 I2C 接口连接到 RFSoC。
CPLD 执行各种控制任务,例如控制时钟卡和 GPIO 连接器(请注意,GPIO 引脚也可以在不使用 CPLD 的情况下使用)。主板 CPLD 可通过 SPI 接口从 RFSoC 访问,也可用作 SPI 多路复用器。
RJ45 以太网连接器直接连接到 PS,在 Linux 中作为常规以太网接口提供。可以将数据传输到FPGA和从FPGA流式传输数据,但数据是通过操作系统隧道传输的,这使得它成为一个相对较慢的接口。QSFP28 连接器直接连接到 RFSoC 收发器。不同的 FPGA 映像将这些接口配置为 10 GbE 或 100 GbE 接口。可以通过这些接口(配置为以太网接口时)访问PS,但它们的主要目的是以高速率从FPGA流式传输数据。
FBX子板框架图
X440内部包括了2个FBX子板。FBX 子板具有四个独立的收发链路。以下简化框图显示了单个收发链路的结构:

FBX是一个巴伦耦合收发器,具有对称的TX和RX路径。FBX采用无源设计,没有增益或滤波器级,是对X440直接中频采样设计的补充。与大多数其他Ettus USRP相比,这需要考虑使用的奈奎斯特区和由此产生的混叠效应。
